|
搜索
搜 索
高等教育領(lǐng)域數(shù)字化綜合服務(wù)平臺(tái)
.jpg){kind=logo}
一種基于 FPGA 的工業(yè)智能相機(jī)
本實(shí)用新型提供一種工業(yè)智能相機(jī)，包括成像模塊、主控制模塊、傳輸模塊、電源模塊和存儲(chǔ)模塊,成像模塊包括 CMOS 圖像傳感器及外圍電路，主控制模塊為 FPGA 芯片，包括圖像采集控制模塊、圖像預(yù)處理模塊、圖像高級(jí)處理模塊、傳輸控制模塊和存儲(chǔ)控制模塊。本實(shí)用新型提供的工業(yè)智能相機(jī)采用 FPGA 芯片實(shí)現(xiàn)全部圖像處理功能，避免了復(fù)雜的 FPGA 與 DSP 的交互設(shè)計(jì)，充分發(fā)揮 FPGA 以硬件電路實(shí)現(xiàn)算法的處理速度快、性能穩(wěn)定等優(yōu)勢(shì)，相機(jī)的集成度高、整體尺寸小、重量低、功耗少，特別適用于對(duì)相機(jī)尺寸和圖像
華中科技大學(xué)
2021-04-14
旦大學(xué).jpg){kind=logo}
千萬(wàn)門(mén)級(jí)抗輻照 、軍用級(jí) FPGA 芯片器件
現(xiàn)場(chǎng)可編程門(mén)陣列(Field-Programmable Gate Array，F(xiàn)PGA)是半導(dǎo) 體集成電路領(lǐng)域的一類(lèi)通用核心器件，在國(guó)民經(jīng)濟(jì)的各個(gè)領(lǐng)域有著廣 泛的應(yīng)用。美國(guó)廠商壟斷了全球幾乎所有的 FPGA 芯片市場(chǎng)，而我國(guó) 的航空航天技術(shù)和國(guó)防工業(yè)對(duì) FPGA 芯片有超大量的需求和嚴(yán)重的 依賴(lài)，高端 FPGA 技術(shù)和芯片產(chǎn)品被美國(guó)等列為對(duì)華出口的嚴(yán)格限制 清單中，嚴(yán)重制約了航空航天技術(shù)和國(guó)防工業(yè)發(fā)展。針對(duì)上述問(wèn)題， 項(xiàng)目組通過(guò)自主創(chuàng)新研制
復(fù)旦大學(xué)
2021-01-12
一種基于 FPGA 的 EtherCAT 主站裝置
本發(fā)明公開(kāi)了一種基于 FPGA 的 EtherCAT 主站裝置，包括 EtherCAT 總線(xiàn)接口 RJ45、網(wǎng)絡(luò)隔離變壓器、PHY 芯片、FPGA 模塊和PCI/ARM 擴(kuò)展接口。FPGA 模塊通過(guò) PCI/ARM 擴(kuò)展接口接收到 CPU 傳送給 FPGA 模塊的數(shù)據(jù)，F(xiàn)PGA 模塊內(nèi)部的 EtherCAT&nb
華中科技大學(xué)
2021-04-14
一種用于相干解調(diào)的 FPGA 時(shí)序優(yōu)化方法
本發(fā)明公開(kāi)了一種用于相干解調(diào)的 FPGA 時(shí)序優(yōu)化方法。所述 FPGA 時(shí)序優(yōu)化方法包括對(duì) FPGA 進(jìn)行流水線(xiàn)設(shè)計(jì)；判斷是否存在總 延時(shí)超過(guò)延時(shí)閾值δ的路徑；判斷目標(biāo)路徑中邏輯延時(shí)與布線(xiàn)延時(shí)的 比值 k 是否大于等于延時(shí)比例閾值ε；將所述目標(biāo)路徑對(duì)應(yīng)算法模塊 中的算法設(shè)置為窮舉法，并將該算法模塊所有可能的計(jì)算結(jié)果存儲(chǔ)于 只讀存儲(chǔ)器中；重新設(shè)置 FPGA 的最大扇出直至所有路徑總延時(shí)的最 大值小于等于延時(shí)閾值δ。本發(fā)明通過(guò)邏輯優(yōu)化的方法，從而解決了 有反饋或者迭代運(yùn)算而不能使用流水線(xiàn)設(shè)計(jì)進(jìn)行優(yōu)化的問(wèn)
華中科技大學(xué)
2021-04-14
ALTERA 2C5 CYCLONE-II FPGA實(shí)驗(yàn)箱
該設(shè)備以ALTERA CYCLONE-II FPGA為主處理器，配以存儲(chǔ)器、ADC/DAC、RS232/RS422/I C/SPI/PS2等串行通信總線(xiàn)、LCD/LED/數(shù)碼管/VGA接口等顯示設(shè)備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。
同時(shí)，設(shè)備配備了EMOD擴(kuò)展接口，增加了實(shí)驗(yàn)的多樣性與創(chuàng)新性。
上海皮賽電子有限公司
2021-02-01
ALTERA 2C5 CYCLONE-II FPGA學(xué)習(xí)板
EMOD擴(kuò)展模塊是由上海皮賽電子有限公司設(shè)計(jì)、生產(chǎn)的一系低速外圍應(yīng)用電路模塊。
上海皮賽電子有限公司
2021-02-01
ALTERA 5CEFA2 CYCLONE-V FPGA實(shí)驗(yàn)箱
該設(shè)備以ALTERA CYCLONE-V FPGA為主處理器，配以存儲(chǔ)器、ADC/DAC、RS232/RS422/I C/SPI/PS2等串行通信總線(xiàn)、LCD/LED/點(diǎn)陣管/數(shù)碼管/VGA接口等顯示設(shè)備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。同時(shí)，設(shè)備配備了EMOD擴(kuò)展接口，增加了實(shí)驗(yàn)的多樣性與創(chuàng)新性。
上海皮賽電子有限公司
2021-02-01
XILINX 6SLX25 SPARTAN-6 FPGA實(shí)驗(yàn)箱
XILINX 6SLX25 SPARTAN-6 FPGA教學(xué)實(shí)驗(yàn)箱以XILINX SPARTAN-6 FPGA為主處理器，配以存儲(chǔ)器、ADC/DAC、RS232/RS422/I C/SPI/PS2等串行通信總線(xiàn)、LCD/LED/點(diǎn)陣管/數(shù)碼管/VGA接口等顯示設(shè)備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。同時(shí)，設(shè)備配備了EMOD擴(kuò)展接口，增加了實(shí)驗(yàn)的多樣性與創(chuàng)新性。
上海皮賽電子有限公司
2021-02-01
基于 FPGA 和多核 DSP 的圖像傳輸及處理系統(tǒng)
本發(fā)明公開(kāi)了一種基于 FPGA 和多核 DSP 的圖像傳輸及處理系統(tǒng)，包括 PC、PCI 橋、雙通道切換開(kāi)關(guān)、FPGA、多核 DSP、晶振、電源以及兩存儲(chǔ)器；PC 通過(guò) PCI 橋連接 FPGA，F(xiàn)PGA 連接雙通道切換開(kāi)關(guān)，雙通道切換開(kāi)關(guān)連接兩存儲(chǔ)器和 DSP，DSP 通過(guò) HPI 接口連接 FPGA，電源分別連決 FPGA 和 DSP；PC 將圖像數(shù)據(jù)通過(guò) PCI 橋傳送到 FPGA，F(xiàn)PGA 對(duì)圖像數(shù)據(jù)進(jìn)行 FIFO 緩存。本發(fā)明通過(guò)乒乓的方式將連續(xù)圖像數(shù)據(jù)在兩存儲(chǔ)器之間輪番交替存儲(chǔ)并交替送至
華中科技大學(xué)
2021-04-14
一種基于 FPGA 實(shí)現(xiàn)光纖高速實(shí)時(shí)通信的裝置
本發(fā)明公開(kāi)了一種基于 FPGA 實(shí)現(xiàn)光纖高速實(shí)時(shí)通信的裝置， 包括應(yīng)用層、傳輸層和物理層，傳輸層包括由發(fā)送端和接收端構(gòu)成的 FPGA 內(nèi)核控制模塊，發(fā)送端包括接收并緩存應(yīng)用層數(shù)據(jù)的第一存儲(chǔ)模塊、根據(jù)應(yīng)用層同步周期完成數(shù)據(jù)成幀發(fā)送的發(fā)送端控制器和對(duì)數(shù) 據(jù)編碼并發(fā)送至物理層的編碼模塊;接收端包括從物理層接收數(shù)據(jù)并 解碼的解碼模塊、完成數(shù)據(jù)解幀接收并將從物理層接收的 10 位串行數(shù) 據(jù)流中恢復(fù)出的時(shí)鐘作為接收端工作時(shí)鐘，通過(guò)同步字符中間對(duì)齊方 式
華中科技大學(xué)
2021-04-14