葡京娱乐场-富盈娱乐场开户

|
華中科技大學
華中科技大學 教育部
  • 74 高校采購信息
  • 3295 科技成果項目
  • 0 創新創業項目
  • 0 高校項目需求

一種用于相干解調的 FPGA 時序優化方法

2021-04-14 00:00:00
云上高博會 http://www.a00n.com
關鍵詞: FPGA時序優化
點擊收藏
所屬領域:
電子信息
項目成果/簡介:

本發明公開了一種用于相干解調的 FPGA 時序優化方法。所述 FPGA 時序優化方法包括對 FPGA 進行流水線設計;判斷是否存在總 延時超過延時閾值δ的路徑;判斷目標路徑中邏輯延時與布線延時的 比值 k 是否大于等于延時比例閾值ε;將所述目標路徑對應算法模塊 中的算法設置為窮舉法,并將該算法模塊所有可能的計算結果存儲于 只讀存儲器中;重新設置 FPGA 的最大扇出直至所有路徑總延時的最 大值小于等于延時閾值δ。本發明通過邏輯優化的方法,從而解決了 有反饋或者迭代運算而不能使用流水線設計進行優化的問

項目階段:
試用
會員登錄可查看 合作方式、專利情況及聯系方式

掃碼關注,查看更多科技成果

取消
百家乐官网9点直赢| 赌场百家乐投注公式| 百家乐官网小游戏单机版| 大发888娱乐场下载制度| 任你博百家乐官网娱乐城| 大发888手机真钱游戏| 立即博百家乐现金网| 大发888娱乐城安装| 百家乐官网赌博在线娱乐| 元游棋牌游戏下载| 百家乐象棋玩法| 网上百家乐官网赢钱公式| 太阳城大酒店| 滨海湾百家乐娱乐城| 百家乐官网发牌千数| 大发888国际赌场娱乐网规则| 澳门百家乐真人娱乐场| 百家乐官网赢率| 上游棋牌大厅下载| 百家乐赌博娱乐| 百家乐官网平玩法几副牌| 百家乐官网筹码多少钱| 大发888网页版登陆| 百家乐前四手下注之观点| 百家乐官网牌九| 免佣百家乐官网的玩法| 元谋县| 大发888开户注册平台| 网上百家乐作弊法| 百家乐注册赠分| 大丰收百家乐官网的玩法技巧和规则 | 澳门百家乐娱乐场开户注册| 大地百家乐官网的玩法技巧和规则| 百家乐官网视频游戏大厅| 星座| 百家乐游戏单机牌| 任你博百家乐官网娱乐城| 大众百家乐官网的玩法技巧和规则 | 全讯网168268| 百家乐官网赌场讨论群| 必博娱乐|