葡京娱乐场-富盈娱乐场开户

量子隧穿是微觀世界的基本現(xiàn)象，它是指粒子可以像波一樣地穿過有阻礙的區(qū)域（即勢壘），是微觀粒子的波粒二象性的一個具體表現(xiàn)。如今，量子隧穿的概念已經(jīng)滲透到物理學(xué)的方方面面，比如廣泛使用的掃描隧道電子顯微鏡、半導(dǎo)體異質(zhì)結(jié)等。然而，關(guān)于量子隧穿卻有一個基本問題充滿著爭議，那就是隧穿的過程是否需要時間？如果需要時間那又該如何測量呢？自量子力學(xué)誕生以來，這個問題一直伴隨著量子力學(xué)的發(fā)展而爭論至今。 隨著超短激光脈沖的問世，人們一直努力、希望在強場隧道電離的范疇來解決這個的重要爭議問題。隨即，學(xué)術(shù)界提出了可以通過阿秒鐘方案測量隧道電離的發(fā)生時間（即時間延遲），阿秒鐘巧妙地將隧穿時間延遲轉(zhuǎn)化為光電子發(fā)射角的偏移，然而對于實驗結(jié)果，大家一直未取得一致的看法。學(xué)術(shù)界通過十多年的研究，基本上形成了兩種對立的觀點，即瞬時隧穿（隧穿幾乎不需要時間）與延時隧穿（隧穿需要百阿秒量級的時間），各自都有相應(yīng)的理論與實驗支持。似乎這兩種觀點充滿矛盾、不可調(diào)和！量子隧穿的示意圖量子隧穿可以看作是微觀粒子的“穿墻術(shù)”增強型阿秒鐘的原理。（a）線偏振的二次諧波打破了圓偏振的基頻光的對稱性，標(biāo)記了最大值激光電場的方向與時刻。（b）不加二次諧波時測量的光電子動量譜。（c）加入標(biāo)記光場后測量的光電子動量譜。 傳統(tǒng)的阿秒鐘是采用單個橢圓偏振或近圓偏振的激光脈沖，因此傳統(tǒng)阿秒鐘的校準依賴于少周期激光的載波包絡(luò)相位和橢偏率的確定，它們的噪聲抖動會給阿秒鐘的測量帶來很大的誤差。日前，北京大學(xué)物理學(xué)院、人工微結(jié)構(gòu)和介觀物理國家重點實驗室“極端光學(xué)創(chuàng)新研究團隊”劉運全教授和龔旗煌院士領(lǐng)導(dǎo)的研究小組，提出并實現(xiàn)了一種全新改進型阿秒鐘，在一束圓偏振飛秒激光場中加入了另一束線偏振的倍頻光來校準阿秒鐘，使得光電子發(fā)射角的偏移量的定標(biāo)更加精準。這種增強型阿秒鐘使得隧穿時間的測量更加準確可靠。理論上還證明了上述兩種看似對立的隧穿圖像可以被統(tǒng)一在同一個理論框架下進行描述。在強場近似理論框架下，他們分別建立了瞬時隧穿圖像以及基于Wigner表象的延時隧穿圖像，對于增強型阿秒鐘的實驗結(jié)果，這兩種隧穿圖像的理論結(jié)果都與實驗結(jié)果相符合。因此，這是第一次使用同一個理論框架和同一個實驗完美地統(tǒng)一了這個長期的學(xué)術(shù)爭議，為隧穿時間研究提供一種思路。

在高晶體質(zhì)量的狄拉克半金屬Cd3As2納米線中觀測到手征反常導(dǎo)致的負磁電阻效應(yīng)（Nat. Commun. 6, 10137 (2015)）；并借助于納米線比表面積大的優(yōu)勢，測量到起源于拓撲表面態(tài)輸運的π A-B效應(yīng)(Nat. Commun. 7, 10769 (2016); Phys. Rev. B 95, 235436（2017）)。 最近，他們通過輸運測量首次在狄拉克半金屬Cd3As2納米線中觀測到連續(xù)體態(tài)和離散表面態(tài)耦合產(chǎn)生的Fano共振現(xiàn)象。研究表明直徑約為60 nm的Cd3As2納米線的表面態(tài)能帶會發(fā)生劈裂，通過柵壓調(diào)制費米能級到一個表面態(tài)子能帶的帶底時，會呈現(xiàn)出零偏壓微分電導(dǎo)峰；在磁場作用下，由于塞曼效應(yīng)，零偏壓電導(dǎo)峰會發(fā)生劈裂，測量得到表面態(tài)的朗德因子為32；Fano共振進一步導(dǎo)致零偏壓微分電導(dǎo)峰隨偏置電壓具有非對稱的線形，并可能對材料中起源于“外爾軌道”的量子振蕩頻率產(chǎn)生修正。這項工作對于深入研究拓撲半金屬的輸運性質(zhì)，以及設(shè)計實現(xiàn)可電學(xué)調(diào)控的Fano體系有著重要意義。圖1. Cd3As2納米線中量子限制效應(yīng)引起的電導(dǎo)振蕩；(b)柵壓調(diào)制的微分電導(dǎo)譜。

本發(fā)明公開一種瀝青路面模量反算方法，包括：對瀝青路面的路面結(jié)構(gòu)層進行簡化，將相鄰且材料類型相同的路面結(jié)構(gòu)層視為簡化層，并且每一簡化層所包含的結(jié)構(gòu)層之間的模量差值不大于N MPa，將土基單獨視為土基層；在土基層及各簡化層中布置垂直應(yīng)變傳感器，且保證布置完成的所有垂直應(yīng)變傳感器位于同一垂直方向；在瀝青路面表層施加荷載，且該荷載位于各垂直應(yīng)變傳感的正上方，并通過垂直應(yīng)變傳感器采集土基層及簡化層的垂直應(yīng)變數(shù)據(jù)；將采集到的垂直應(yīng)變數(shù)據(jù)作為反算參數(shù)進行模量反算；N的取值為250～350。通過該方法將原結(jié)構(gòu)組合簡化從而優(yōu)化了模量反算計算過程，解決了反算模量與實際狀態(tài)不符的技術(shù)難題。

隨著人工智能、大數(shù)據(jù)、物聯(lián)網(wǎng)、區(qū)塊鏈等新一代信息技術(shù)興起，數(shù)據(jù)量呈現(xiàn)爆炸式增長，傳統(tǒng)計算系統(tǒng)的算力難以滿足海量數(shù)據(jù)的計算需求。與此同時，摩爾定律逐漸放緩，單純依靠提高集成度、縮小晶體管尺寸來提升芯片及系統(tǒng)性能的路徑正面臨技術(shù)極限，通過引入憶阻器新器件、模擬計算新范式、存算一體新架構(gòu)，將拓展出全新的高性能人工智能芯片與系統(tǒng)，實現(xiàn)計算能力的飛躍。 目前被廣泛使用的經(jīng)典馮·諾依曼計算架構(gòu)下數(shù)據(jù)存儲與處理是分離的，存儲器與處理器之間通過數(shù)據(jù)總線進行數(shù)據(jù)傳輸，在面向大數(shù)據(jù)分析等應(yīng)用場景中，這種計算架構(gòu)已成為高性能低功耗計算系統(tǒng)的主要瓶頸之一：數(shù)據(jù)總線的有限帶寬嚴重制約了處理器的性能與效率，且存儲器與處理器之間存在嚴重性能不匹配問題。憶阻器存算一體系統(tǒng)把傳統(tǒng)以計算為中心的架構(gòu)轉(zhuǎn)變?yōu)橐詳?shù)據(jù)為中心的架構(gòu)，其直接利用阻變器件進行數(shù)據(jù)存儲與處理，通過將器件組織成為交叉陣列形式，實現(xiàn)存算一體的矩陣向量乘計算。憶阻器存算一體系統(tǒng)可以避免數(shù)據(jù)在存儲和計算中反復(fù)搬移帶來的時間和能量開銷，消除了傳統(tǒng)計算系統(tǒng)中的“存儲墻”與“功耗墻”問題，可以高效、并行的完成基礎(chǔ)的矩陣向量乘計算，未來極有潛力成為支撐人工智能等新興應(yīng)用的核心技術(shù)。 清華大學(xué)吳華強教授團隊實現(xiàn)了材料與器件、電路設(shè)計、架構(gòu)和算法的軟硬件協(xié)同等多方面原始創(chuàng)新，解決了系統(tǒng)精度損失等被廣泛關(guān)注的難題： 材料與器件創(chuàng)新?？蒲袌F隊選擇了電學(xué)特性穩(wěn)定的二氧化鉿作為憶阻層核心材料，提出了通過插入少量氧化鋁層來固定離子分布、抑制晶粒間界形成的新理論，提出了引入熱增強層的新原理器件結(jié)構(gòu)，成功抑制了憶阻器非理想特性的產(chǎn)生。 電路設(shè)計創(chuàng)新。開發(fā)了一套憶阻器與晶體管的混合電路設(shè)計方法，提出“差分電阻”設(shè)計思想，采取源線電流鏡限流設(shè)計，抑制了憶阻器電路中可能產(chǎn)生的各種計算誤差。 算法創(chuàng)新。提出了混合訓(xùn)練算法，僅用小數(shù)據(jù)量訓(xùn)練神經(jīng)網(wǎng)絡(luò)并只更新最后一層網(wǎng)絡(luò)的權(quán)重，即可將存算一體硬件系統(tǒng)的計算精度達到與軟件理論值相同的水平。 “技術(shù)鏈”創(chuàng)新。從“單點技術(shù)突破”拓展到“技術(shù)鏈突破”，開發(fā)了針對憶阻器存算一體芯片的電子設(shè)計自動化（EDA）工具，打通了從電路模塊設(shè)計到系統(tǒng)綜合再到芯片驗證的設(shè)計全流程。 上述理論和方法發(fā)表于《自然》《自然·納米技術(shù)》《自然·通訊》等國際頂級期刊，以及被譽為“集成電路奧林匹克”的“國際固態(tài)電路大會”等頂級學(xué)術(shù)會議。研究成果被“國際半導(dǎo)體技術(shù)路線圖”和30多部綜述文章長篇幅引用。團隊已在該研究方向申請國內(nèi)外專利72項，其中30項已獲得授權(quán)，知識產(chǎn)權(quán)完全自主可控。 團隊已研制出全球首款憶阻器存算一體芯片和系統(tǒng)，集成了8個憶阻器陣列和完整的外圍控制電路，以更小的功耗和更低的硬件成本大幅提升了計算設(shè)備的算力。全系統(tǒng)的計算能效比當(dāng)前主流的人工智能計算平臺——圖形處理器（GPU）高兩個數(shù)量級。團隊還設(shè)計了一款基于130nm工藝研制的完整憶阻器存算一體芯片，在MNIST數(shù)據(jù)集上計算速度已超過市面上28nm工藝的四核CPU產(chǎn)品近20倍，能效有近千倍的優(yōu)勢。

項目成果/簡介:隨著人工智能、大數(shù)據(jù)、物聯(lián)網(wǎng)、區(qū)塊鏈等新一代信息技術(shù)興起，數(shù)據(jù)量呈現(xiàn)爆炸式增長，傳統(tǒng)計算系統(tǒng)的算力難以滿足海量數(shù)據(jù)的計算需求。與此同時，摩爾定律逐漸放緩，單純依靠提高集成度、縮小晶體管尺寸來提升芯片及系統(tǒng)性能的路徑正面臨技術(shù)極限，通過引入憶阻器新器件、模擬計算新范式、存算一體新架構(gòu)，將拓展出全新的高性能人工智能芯片與系統(tǒng)，實現(xiàn)計算能力的飛躍。

01項目背景 片上網(wǎng)絡(luò)將片上路由器按照一定的拓撲結(jié)構(gòu)互連，從而構(gòu)成一個片上微網(wǎng)絡(luò)結(jié)構(gòu)。不同功能的IP核通過網(wǎng)絡(luò)接口NI接入到片上網(wǎng)絡(luò)中來，網(wǎng)絡(luò)接口對IP核發(fā)送的數(shù)據(jù)進行數(shù)據(jù)封裝，形成固定格式的分組。片上路由器根據(jù)分組的目的地址信息，將數(shù)據(jù)分組在網(wǎng)絡(luò)中正確的傳輸?shù)侥康腎P核。片上網(wǎng)絡(luò)可以為系統(tǒng)中任意一對IP核之間實現(xiàn)透明的數(shù)據(jù)通信?；ミB網(wǎng)絡(luò)中的一些控制協(xié)議，例如流量控制機制、路由算法、任務(wù)調(diào)度機制、服務(wù)保障機制等，都可以應(yīng)用到片上網(wǎng)絡(luò)中來，以提高系統(tǒng)的通信效率。由于片上網(wǎng)絡(luò)采用分組交換，IP核之間數(shù)據(jù)通信的基本數(shù)據(jù)單元是分組，不同的分組根據(jù)目的地址信息在網(wǎng)絡(luò)中獨立傳輸。片上網(wǎng)絡(luò)技術(shù)能夠有效的克服基于總線結(jié)構(gòu)的片上系統(tǒng)在大規(guī)模集成下的瓶頸，在時延、吞吐、功耗、可擴展性和可靠性等方面體現(xiàn)出了巨大的優(yōu)勢。多核，多片架構(gòu)將成為芯片設(shè)計的發(fā)展趨勢。 處理器多芯片之間的通信已經(jīng)成為制約系統(tǒng)性能的瓶頸，處理器之間進行數(shù)據(jù)交互的能力或?qū)⒊蔀橄乱粋€集成電路發(fā)展的關(guān)鍵技術(shù)指標(biāo)。針對不同應(yīng)用場景和性能要求，根據(jù)各自的架構(gòu)設(shè)計出更適合的高效而可靠的片間互連(NetworkonPackage，NoP)協(xié)議，將使得集群芯片的性能得到進一步優(yōu)化。 02項目簡介 研究基于路由交換的異構(gòu)計算系統(tǒng)算力擴展總體架構(gòu)，包含異構(gòu)計算資源節(jié)點之間、片上交換路由與片上處理資源之間、片上處理資源與外部接口之間的互連結(jié)構(gòu)與互連拓撲，如圖3所示。 設(shè)計與物理層解耦的輕量級網(wǎng)絡(luò)架構(gòu)，使之可以在不同的物理連接方式之上靈活的構(gòu)建多種拓撲的網(wǎng)絡(luò)。針對機載計算任務(wù)的算力提升需求，研究異構(gòu)計算節(jié)點的算力擴展問題，通過基于路由交換的、可擴展的互連構(gòu)建異構(gòu)計算系統(tǒng)，采用輕量化互連協(xié)議實現(xiàn)異構(gòu)計算節(jié)點的低延時、高帶寬互連，驗證基于路由交換的異構(gòu)計算系統(tǒng)對于特定應(yīng)用的高速并行分布式處理效果。本系統(tǒng)的主體思想是將片上網(wǎng)絡(luò)（NetworkonChip，NoC）互連協(xié)議擴展到片間互連（NetworkonPackage，NoP），實現(xiàn)芯片內(nèi)部計算資源到集群芯片的延伸。

1.設(shè)計獨立的量子芯片操控層與量子芯片讀取層，利用三維芯片結(jié)構(gòu)提升量子芯片的線路密度與集成度； 2.設(shè)計新的量子比特操控信號調(diào)制方法，提高量子邏輯門操作的保真度。 3. 開發(fā)兼容于超導(dǎo)量子芯片的工藝材料與立體封裝工藝技術(shù)。 4.設(shè)計能實現(xiàn)更大增益-帶寬積特征參數(shù)的約瑟夫森量子參數(shù)放大器結(jié)構(gòu)。 5.利用大規(guī)模硬件同步技術(shù)以及基于 PXI 等高速擴展架構(gòu)的集成技術(shù)。 6.在邏輯控制板中原位實現(xiàn)量子芯片讀取信息的處理。 7.利用 FPGA 實現(xiàn)量子算法序列到量子比特操控信號序列的實時生成與組合，使得用戶可以在直接在量子編譯器層面對量子芯片進行編程操作。 

研究表明，陳絕緣體可以通過磁性摻雜的拓撲絕緣體薄膜獲得，但是這種方法產(chǎn)生穩(wěn)定的長程鐵磁序比較困難，而且產(chǎn)生的體能隙也比較小，導(dǎo)致可觀測溫度極低（30-100 mK）。劉奇航課題組及其合作者通過研究本征的層狀磁性拓撲材料Mn-Bi-Te家族（MnBi

北京大學(xué)物理學(xué)院現(xiàn)代光學(xué)所王劍威研究員與意大利羅馬大學(xué)Fabio Sciarrino教授、英國布里斯托爾大學(xué)Anthony Laing和Mark Thompson教授，受邀在國際著名刊物《自然-光子學(xué)》（Nature Photonics）上撰寫綜述文章，介紹“集成光量子技術(shù)”這一新興領(lǐng)域的基本科學(xué)原理和前沿進展。 量子技術(shù)利用量子物理基本原理，通過操控光或物質(zhì)的量子疊加和量子糾纏等內(nèi)稟屬性，其信息處理能力有望從根本上超越經(jīng)典范疇的信息技術(shù)。集成光量子芯片技術(shù)是一門結(jié)合了量子物理、量子信息、集成光子學(xué)和微納制造等學(xué)科的前沿交叉技術(shù)，通過半導(dǎo)體微納加工制造，有望實現(xiàn)高性能且大規(guī)模集成的光量子器件和系統(tǒng)，達到對作為量子信息載體的單光子進行高效處理、計算和傳輸?shù)裙δ堋?國內(nèi)外對集成光量子芯片技術(shù)的研究取得許多重要進展 2008年，國際上首次實現(xiàn)了基于二氧化硅平面光波導(dǎo)體系的量子受控糾纏門和量子干涉，開創(chuàng)了集成光量子芯片領(lǐng)域的先河。在過去十年間，國內(nèi)外對集成光量子芯片技術(shù)的研究,取得了許多重要進展，目前已實現(xiàn)了片上光量子態(tài)的制備、量子操控以及單光子探測等核心功能，并且器件集成度和功能復(fù)雜度也都得到了大幅度提高。綜述總結(jié)了集成光量子芯片的主流材料體系、核心量子光學(xué)元器件，及其量子信息的前沿應(yīng)用，包括量子密鑰分發(fā)和通信、物理和化學(xué)系統(tǒng)的量子模擬、量子玻色取樣、光量子信息處理和計算等。 集成光量子芯片的材料體系目前主要采用硅基絕緣體上、鈮酸鋰、激光直寫二氧化硅、氮化硅、氮化嫁、磷化銦等光波導(dǎo)材料。核心器件主要包括集成單光子源與糾纏光子源、可編程大規(guī)模集成光路、集成單光子探測器等，其中量子光源主要有非線性參量型量子光源和固態(tài)量子點型量子光源，而單光子探測主要通過超導(dǎo)納米線探測和過度邊緣感應(yīng)傳感來實現(xiàn)。這些核心光量子集成器件的性能均取得了很大程度的提升。與此同時，集成光芯片平臺上也已經(jīng)逐漸發(fā)展出一套可以將量子信息精確加載在單光子的路徑、偏振、時間、空間、頻率等不同自由度的方法，為該技術(shù)的發(fā)展提供了廣闊的便利性和多樣化。 集成光電子器件在經(jīng)典通信系統(tǒng)中一直起著舉足輕重的作用，可以預(yù)期其也將在量子密鑰分發(fā)和量子通信中起到重要作用，特別是微小型、低成本、高性能的量子通信收發(fā)芯片的發(fā)展，將有助于進一步降低成本、提高可靠性，推進其實用化進程。目前，量子通信的幾種主要協(xié)議，包括制備-測量類的通信協(xié)議以及基于糾纏分布和量子隱形傳態(tài)類的協(xié)議等，已先后在硅基、磷化銦、氮化硅等光子芯片上得到實驗驗證。另外，全集成型量子真隨機數(shù)發(fā)生器也有很多實驗實現(xiàn)，并有望在不遠的將來提供微小型、高速和低成本的真隨機數(shù)發(fā)生器。 量子線路模型和基于測量的單向量子計算模型是實現(xiàn)通用量子計算的主流模型。光學(xué)量子計算的線路模型實現(xiàn)方案存在擴展性困難，但基于測量的光量子計算可以大大降低需要的物理資源，并可實現(xiàn)通用量子計算。在可編程的光量子芯片平臺上，目前已成功實驗驗證了Shor因數(shù)分解算法、Grover搜尋算法、優(yōu)化算法等重要算法，并可在單一芯片實現(xiàn)多種復(fù)雜量子信息處理功能。近年來，片上制備并操控復(fù)雜量子態(tài)，包括高維量子態(tài)、多光子糾纏態(tài)、圖糾纏態(tài)等，均已在硅基和二氧化硅等平臺實現(xiàn)。值得一提的是，集成光量子芯片的高可編程性、高穩(wěn)定性、高保真度，為通用量子計算的實現(xiàn)提供了基礎(chǔ)。 量子玻色取樣和量子模擬被認為是量子計算的短期實現(xiàn)目標(biāo)和重要應(yīng)用方向。觸發(fā)型玻色取樣和基于量子點光源的玻色取樣，被認為是實現(xiàn)具備“量子優(yōu)勢”的玻色取樣量子計算的有效技術(shù)方案，有望超越經(jīng)典計算機計算能力，其中前者已實現(xiàn)芯片上量子光源和線性網(wǎng)絡(luò)的全集成，而后者最近在中科大發(fā)布的一個論文預(yù)印本中報道了20光子60模式玻色取樣的重要突破。集成光量子芯片體系已實驗驗證了離散型和連續(xù)型的量子漫步功能，并可用于模擬復(fù)雜的物理和生物過程。同時，集成光量子模擬器也成功驗證了多種典型的量子模擬算法，有望有效地模擬化學(xué)分子動力學(xué)過程。

作為信息化時代各領(lǐng)域發(fā)展的重要基礎(chǔ)與保障，信息安全是一個不容忽視的國家安全戰(zhàn)略。當(dāng)今信息安全領(lǐng)域廣泛使用的公鑰密碼體制主要都是基于經(jīng)典計算機“難以求解”的數(shù)學(xué)問題所設(shè)計構(gòu)造的。近些年來，隨著量子計算技術(shù)的快速發(fā)展，傳統(tǒng)公鑰密碼體制不再安全。一方面，Shor算法、Grover搜索算法、量子傅里葉變換等算法相繼被提出，從理論上證明這些算法在量子計算機上運行可以顯著縮短傳統(tǒng)公鑰密碼體制所依賴數(shù)學(xué)問題的求解時間。另一方面，實際可行的量子計算機技術(shù)不斷發(fā)展，2019年，Google宣布制造出53量子比特的量子處理器“懸鈴木”，在絕對零度條件下可以在200秒完成超級計算機1萬年的計算任務(wù)。在即將到來的“后量子時代”，我們需要更安全的密碼體制來保護隱私，也就是后量子密碼（Post-QuantumCryptography,PQC）。未來10年商用量子計算機將面世，在量子計算機面前，構(gòu)造傳統(tǒng)公鑰密碼體制所基于的數(shù)學(xué)難題將毫無安全性可言，進而依賴密碼體制而構(gòu)建的信息安全系統(tǒng)及各種應(yīng)用將面臨著嚴峻的安全問題，甚至存在被完全破解的潛在威脅，亟待研究抵御量子攻擊的密碼體制及其芯片實現(xiàn)技術(shù)。 2022年美國政府正式簽署安全法案，首次將后量子密碼納入美國國家安全備忘錄，同時還提出《量子計算網(wǎng)絡(luò)安全準備度法案》，旨在指導(dǎo)推動信息安全系統(tǒng)向后量子密碼學(xué)過渡。2022年9月7日，美國國家安全局(NSA)發(fā)布了《商業(yè)國家安全算法套件2.0》，其中將入選第三輪抗量子密碼標(biāo)準化選擇的CRYSTALS-KYBER(以下簡稱Kyber)算法列為國家安全系統(tǒng)未來過渡遷移的必備算法。我國也在后量子密碼領(lǐng)域積極跟進，參與國際競爭，于2020年發(fā)布國內(nèi)首份量子安全白皮書，廣泛布局后量子密碼安全技術(shù)應(yīng)用與產(chǎn)業(yè)生態(tài)。目前后量子密碼算法的研究正在逐漸走向成熟與標(biāo)準化，未來將有數(shù)十億新舊設(shè)備完成從傳統(tǒng)公鑰密碼體制向后量子密碼算法的遷移過程。在充分考慮安全性能、算法性能、便利性和合規(guī)性的前提下，研制出符合國際標(biāo)準且具有國際競爭力的后量子密碼SoC芯片并應(yīng)用，對于我國加快搶占后量子密碼國際領(lǐng)先地位，保障量子時代下的信息安全具有重要意義。 圖1 后量子密碼在未來信息安全領(lǐng)域的應(yīng)用 本成果提出一種應(yīng)用在云計算、數(shù)據(jù)中心加密中的高性能隨機數(shù)生成哈希核心算子，實現(xiàn)了具有靈活性和高吞吐量的可配置Keccak核心。該核心可配置為支持多個采樣策略，通過高吞吐量隨機數(shù)擴展發(fā)生器新型結(jié)構(gòu)達到11.7Gbps的吞吐率，性能表現(xiàn)為目前世界最高水平。 圖2 高性能后量子密碼哈希核心算子 在國際上首次提出了具有側(cè)信道SPA攻擊防御機制的可配置BS-CDT高斯采樣器。該設(shè)計基于CDT反演高斯采樣算法，通過真隨機數(shù)發(fā)生器和隨機化功耗特性的電路結(jié)構(gòu)，采取隱藏相關(guān)數(shù)據(jù)的防御機制，高效獲取安全性更好的均勻分布隨機數(shù)，并可以有效抵御時間攻擊和潛在的功耗分析攻擊，顯著提高安全性。電路采樣精度可達112bit，新型多級快速查找表結(jié)構(gòu)極大縮短了概率函數(shù)分布表搜索時間，性能相較于同類設(shè)計提升近18倍。解決了高精度需求與采樣速度不匹配的沖突問題，優(yōu)化了概率函數(shù)分布表的存儲資源，靈活劃分密碼系統(tǒng)中的高斯采樣值，并有效加固了后量子密碼系統(tǒng)數(shù)據(jù)前級的側(cè)信道安全性。 圖3 多模域計算兼容可重構(gòu)算術(shù)單元 針對后量子密碼計算量大，數(shù)據(jù)復(fù)雜的痛難點，優(yōu)化格數(shù)學(xué)難題中的數(shù)論變換（NTT）算法，實現(xiàn)了一種高性能NTT硬件加速單元。采用雙倍位寬乒乓式對稱存儲結(jié)構(gòu)突破訪存限制，改進模乘運算單元關(guān)鍵結(jié)構(gòu)，提高多項式運算的效率，相比同類運算操作下最先進的設(shè)計快3.95倍。 圖4 靈活指令集型后量子密碼安全處理器芯片架構(gòu)及版圖 針對后量子密碼算法的多樣化計算需求，創(chuàng)新性地提出了一種多模域計算兼容型可重構(gòu)核心算子，能夠配置為不同模域下的關(guān)鍵運算結(jié)構(gòu)，靈活支持Karatsuba、Toeplitz、NTT等運算結(jié)構(gòu)。在配置為NTT結(jié)構(gòu)的運算下，運算性能與美國MIT研究團隊在IEEEISSCC發(fā)表的相關(guān)成果保持國際同步水平，并具備更強的靈活性與通用性。 圖5 多模域計算兼容型可重構(gòu)核心算子 在團隊積累多年的后量子密碼相關(guān)先進技術(shù)研究的基礎(chǔ)上，在SMIC40nm工藝下實現(xiàn)了兩款后量子密碼芯片，能夠兼容國際最新標(biāo)準的CRYSTAL-Kyber后量子密碼算法。后量子密碼Kyber芯片采用了高性能流水線結(jié)構(gòu)的蝶形運算單元及高速NTT運算單元，解決了加解密運算中訪問存儲器所帶來的速度瓶頸問題。靈活指令集型后量子密碼芯片采用可編程自定義指令集架構(gòu)，基于多模域計算兼容的可重構(gòu)算術(shù)單元與可配置多功能哈希/隨機采樣核心算子，在實現(xiàn)高性能的后量子密碼運算的同時提高了芯片的靈活性與適應(yīng)性。 圖6 后量子密碼Kyber處理器芯片架構(gòu)及版圖 圖7 靈活指令集型后量子密碼處理器芯片架構(gòu)及版圖