基于可重構計算的張量處理架構及其工作模式、FPGA開發板
本發明公開了一種基于可重構計算的張量處理架構及其工作模式、FPGA開發板,整體架構包括:QSFP接口、DDR存儲模塊、訪存控制模塊、微碼控制模塊、矩陣模塊、片上共享存儲模塊、控制網絡、RISC?V處理器、可重構計算接口模塊、可重構計算模塊、可重構配置模塊和結果返回網絡。整體架構的工作模式分為兩種:CPU控制模式和集群計算模式,CPU控制模式用于單片計算時通過CPU控制全局的計算和輸出;集群計算模式用于與上位機連接配合上位機執行矩陣計算等計算任務;整體架構通過FPGA開發板實現,FPGA開發板采用Virtex UltraScale+VU13P作為主要邏輯實現平臺。本發明通過片上微碼的動態粒度配置,可以實現多種運算模式,提升硬件的利用率;硬件實現了多種配置的策略,泛用性高。
蘭州大學
2021-01-12