基于卷積神經(jīng)網(wǎng)絡(luò)的可重構(gòu)類(lèi)腦計(jì)算芯片及支撐系統(tǒng)研發(fā)
研發(fā)階段/n主要研究支持神經(jīng)網(wǎng)絡(luò)芯片的設(shè)計(jì)自動(dòng)化工具及FPGA驗(yàn)證系統(tǒng),設(shè)計(jì)自動(dòng)化工 具本身針對(duì)ASIC和FPGA都適用。 項(xiàng)目主要研究:(1)研究基于模型層的設(shè)計(jì)空間探索方法;(2)研究可重構(gòu) 神經(jīng)網(wǎng)絡(luò)硬件單元抽象和歸約方法;(3)開(kāi)發(fā)面向嵌入式、功耗約束下的FPGA神 經(jīng)網(wǎng)絡(luò)芯片系統(tǒng),突破神經(jīng)網(wǎng)絡(luò)芯片設(shè)計(jì)小型化遇到的關(guān)鍵難題。本項(xiàng)目提出的自 動(dòng)綜合工具至少支持CNN 等兩類(lèi)不同神經(jīng)網(wǎng)絡(luò)拓?fù)洌С諧affe配置文件prototex 拓?fù)涿枋稣Z(yǔ)言,生成的FPGA芯片,性能比CPU快1個(gè)數(shù)量級(jí),能效比
中國(guó)科學(xué)院大學(xué)
2021-01-12