本發明公開了一種基于憶阻器的聯想記憶電路,包括憶阻器、 第一電阻、第二電阻和運算比較器;第一電阻和憶阻器依次串聯在運 算比較器的第一輸入端,憶阻器的非串聯連接端作為聯想記憶電路的 第一輸入端;第一電阻和憶阻器的串聯連接端作為聯想記憶電路的第 二輸入端;第二電阻的一端連接至運算比較器的第一輸入端,第二電 阻的另一端接地;運算比較器的第二輸入端用于連接參考電壓,運算 比較器的輸出端作為聯想記憶電路的輸出端;聯想記憶電路的