本發明公開了一種基于憶阻器的邏輯門電路;非門電路包括第一多路選擇器、第二多路選擇器、第一電阻、第一憶阻器和第一接地開關;第二多路選擇器的一路作為非門輸入端;第一電阻一端作為非門輸出端。與非門電路包括第三、第四、第五多路選擇器、第二電阻、第二憶阻器、第三憶阻器、第二接地開關和第三接地開關;第四多路選擇器的一路作為與非門第一輸入端;第五多路選擇器的一路作為與非門第二輸入端。第二電阻一端作為與非門輸出端。或非門電路包括