研發階段/n內容簡介:本測試機采用基于現場可編程門陣列(FPGA)和PC104嵌人式工業控制計算機的架構。以PC104為主機,以FPGA及其相應的電路為從機。上位機采用基于Windows的系統軟件開發。將測試速度相關的測試控制邏輯、基本測試算法全部移植于FPGA中,從硬件上提高測試機系統速度。將實時性要求不高的人機界面、測試數據處理、上層測試算法及規劃由上位機PC104完成。由于測試硬件電路的控制不是由PC104完成,可在不影響系統測試速度下進行復雜測試算法處理,實現測試與數據處理并行操作,提高系統
掃碼關注,查看更多科技成果