研發(fā)階段/n內(nèi)容簡介：本測試機(jī)采用基于現(xiàn)場可編程門陣列(FPGA)和PC104嵌人式工業(yè)控制計(jì)算機(jī)的架構(gòu)。以PC104為主機(jī)，以FPGA及其相應(yīng)的電路為從機(jī)。上位機(jī)采用基于Windows的系統(tǒng)軟件開發(fā)。將測試速度相關(guān)的測試控制邏輯、基本測試算法全部移植于FPGA中，從硬件上提高測試機(jī)系統(tǒng)速度。將實(shí)時(shí)性要求不高的人機(jī)界面、測試數(shù)據(jù)處理、上層測試算法及規(guī)劃由上位機(jī)PC104完成。由于測試硬件電路的控制不是由PC104完成，可在不影響系統(tǒng)測試速度下進(jìn)行復(fù)雜測試算法處理，實(shí)現(xiàn)測試與數(shù)據(jù)處理并行操作，提高系統(tǒng)